先進封裝

輝達評估導入玻璃基板封裝帶動面板雙虎 $2409.TW 與 $3481.TW 大漲，但晶片封裝技術演進並未衝擊底層零組件。先前市場擔憂規格降階的 PCB/CCL 族群如台耀 $6274.TWO、聯茂 $6213.TW 與台光電 $2383.TW 股價已穩步回升。先進封裝架構更迭未損及底層材料剛性需求，零組件供應鏈逢震盪仍具支撐

異質封裝技術難度高且應用全面鋪開，涵蓋 CPO、PMIC、記憶體、NAND 與各類運算晶片，產業瓶頸已深度轉移至封裝環節。即便 $6239.TW 持續引進設備，$3711.TW 與 $AMKR 加速擴產，供給仍恐難以完全滿足外溢需求。異質封裝全面滲透各類晶片應用，先進封裝產能外溢效應強勁且整體供給仍顯吃緊

先進製程 晶圓代工龍頭持續在全球擴展高階產能，先進封裝設備與檢測機台訂單維持滿載。台股族群輪動迅速，個股走勢多呈板塊輪動格局。全球高階封裝擴廠需求動能充沛，惟操作宜把握族群輪動節奏，待估值修正拉回再行承接

共封裝光學將光學器件與運算晶片合封，因散熱考量催生外置可插拔連續波光源架構。Sivers 雖卡位雷射晶片技術方向，但目前毛利仍為負且未獲量產訂單，商業化進程仍處於極早期故事階段。共封裝光學外置光源技術架構具備前瞻性，但晶片廠商仍需克服高溫散熱與量產良率考驗

隨著 AI 晶片朝 5.5x 光罩以上大尺寸與高層數發展，異質整合之熱膨脹係數不匹配使翹曲呈非線性惡化，傳統物理載具已難以壓制。Balance Film 作為反向應力補償材料，能主動形成對沖應力維持基板平整。大尺寸異質整合封裝導致翹曲非線性急遽惡化，製程前段導入抗翹曲應力平衡膜已成為確保微影良率的必然趨勢

18A 透過四層奈米片 RibbonFET 與背面供電解除金屬繞線瓶頸，使 M0 導線截面積達 $TSM N3E 的 2.63 倍，有效壓低線路電阻。然而實測邏輯密度僅追平 N3E 且落後 N3P 與 N2，加上雙層氧化鋁蝕刻停止層與背面介電層帶來寄生電容與熱阻挑戰。18A 率先實現 GAA 與背面供電商用化，但電晶體密度尚未拉開優勢，台積電新一代節點依然掌握領先標準

Foveros-S 異質封裝讓 $INTC 將高成本的 18A 限縮在運算晶粒，低延遲微凸塊間距僅 25 微米，有效平衡良率與晶圓成本。同架構 Xe3 GPU 在 Intel 3 與 $TSM N3E 實測對比顯示，台積電版本核心縮小 35%、L2 快取密度高出 30% 至 62%。小晶粒異質整合有效緩解先進節點成本與缺陷風險，但同一架構跨節點對比直接映照出 Intel 自家製程與台積電在密度上的真實代差

推論 CPU 與客製化晶片為提升效能與互連頻寬，加速導入面板級與晶圓級 EFB 先進封裝。台積電 先進製程 與日月光、矽品等封測生態系，在代理推論晶片迭代中持續鞏固關鍵代工地位。異質晶片堆疊與高密度封裝成為推論晶片標配，先進封裝產能將隨代理晶片放量迎來高景氣週期

隨著 AI 晶片架構走向大型化與系統級整合，先進封裝與光通訊已成為延續摩爾定律的核心瓶頸。半導體大廠加速導入玻璃基板與新世代封裝技術，並擴大尋求具備面板製程基礎的外部夥伴建立供應生態

CSP 巨巨自研客製化晶片使得晶片面積更大且結構更複雜，搭配 記憶體 HBM 堆疊需求大增，對先進封裝與測試規格要求同步拉高。晶片複雜度與散熱需求激增驅動先進封裝成長，成為 AI 硬體不可或缺的關鍵瓶頸板塊

先進封裝 技術如 CoWoS、Hybrid Bonding 與熱介面材料正多軌同步演進，但後段設備商規模遠小於前段巨頭，且面臨 $NVDA 等客製化 AI 晶片極速迭代的時程壓力。先進封裝競爭核心已由擴產規模轉向新材料與設備的驗證速度，能在量產前解決製程整合瓶頸者將主導次世代 AI 晶片交付節奏。

4-hi 堆疊不僅大幅降低 CoWoS 封裝難度與缺陷率，更能加速晶圓產出與模組整合效率。隨著單晶片記憶體容量需求被機櫃級高速互連化解，封裝重心由極限堆疊高度轉向互連擴展。先進封裝 走向較矮堆疊有助於提升整體製造良率並加速大規模機櫃叢集之量產交付

CoWoS 與 CoPoS 先進封裝設備 8 月營收年增率較 7 月減速 10 個百分點以上。先進封裝設備端營收年增動能短期出現波動減速，需持續觀察設備交機與驗收節奏

台積電 CoWoS 月產能預計由 1.2 萬片擴增至 13 萬片，並引領玻璃基板、光纖陣列、微流道散熱及本土特用化學材料耗材全面翻倍。先進封裝產能十倍擴建並帶動微流道散熱與特化材料本土化，成為半導體下世代算力升級的關鍵動能

次世代晶片平台對 先進製程 與高階封裝產能高度依賴，促使台積電 $TSM 等代工龍頭與晶片原廠深度連動資本支出規劃。透過長期承諾與資本合作綁定上游先進產能確保準時交付，但需求預測若有偏差將引發整條供應鏈產能錯置

HBM4 與 HBM4E 多層堆疊架構導致內部鍵合缺陷（buried defects）若在最終封裝才發現會造成整包報廢，促使 DFI 可檢測性設計成為必要規範。晶粒必須兼顧 X 光結構辨識度與耐輻射暴露。多層堆疊封裝複雜度促使供應鏈提早將可製造性與良率責任寫進晶粒設計規格

最新型 AI 伺服器發熱與用電量倍增，驅使運算核心必須深度結合高頻寬記憶體與 CoWoS 先進封裝 技術。先進封裝與機櫃級散熱電力整合已成為自研 ASIC 晶片能否實際落地運行的關鍵門檻

HBM、先進邏輯與 先進封裝 資本支出維持強勁，加上 ICAPS 成熟製程稼動率回升與庫存去化告終帶動設備需求由窄變寬。半導體設備週期受 AI 擴建與成熟市場復甦雙重驅動，整體產業景氣上行能見度已延伸至 2027 年

受 AI 與 記憶體 HBM 需求帶動，後段製程複雜度大幅提升使先進封裝設備投資持續加速。先進封裝從前段製程延伸至後段高階堆疊，已成為半導體設備商成長增速最高的核心引擎

AI 晶片與製造需求帶動台日韓半導體供應鏈滿載，原物料上漲與提前備貨潮推升產業擴張動能。半導體晶圓製造與關鍵元件景氣循環持續向上，強勁的資本支出提供中長線產業防護盾

受 AI 與 記憶體 HBM 需求帶動，後段製程複雜度大幅提升使先進封裝設備投資持續加速。先進封裝從前段製程延伸至後段高階堆疊，已成為半導體設備商成長增速最高的核心引擎

imec 於 Semicon Taiwan 提出 3D 整合光學晶片互連架構，將光學層直接立體堆疊於 XPU 與 HBM 下方。該架構預期在頻寬密度與每位元能耗上相較共封裝光學產生數量級突破。從 2.5D 中介層邁向 3D 立體光學堆疊，是突破晶粒間資料傳輸物理極限的終極技術路徑

台積電 SoIC 等邏輯晶片 3D 混合鍵合按計畫推進，僅 記憶體 層間垂直堆疊延後。邏輯晶片封裝進度不變，先進封裝 趨勢確立但記憶體端採舊工法漸進過渡

晶圓代工與先進封裝產能供不應求，提供 AI 供應鏈中最穩健之收費站邏輯。先進封裝需求無虞，逢市場拉回時可適度逢低布局

全球 AI 半導體開發者超過 150 家，但晶片能否順利出貨完全受限於 先進封裝 產能瓶頸。先進封裝產能緊張使具備資本實力與鎖單能力的龍頭業者持續保持供給優勢

無論客製化晶片設計業者能否完成開發，Google TPU 產出最終仍卡在 先進封裝 CoWoS 產能與 OSAT 瓶頸。OSAT 封裝產能是決定 2027 年 TPU 實際交付量的關鍵限制點

CoWoS 封裝持續為 GPU 出貨的核心瓶頸，晶片需求強勁直接推升封裝產能利用率與長期擴產規劃。先進封裝 瓶頸尚未緩解，為算力晶片交付與供應鏈鏈條中最關鍵的產能約束

美光等記憶體巨頭於 Hot Chips 聚焦下一代 HBM 散熱與先進封裝路線。先進封裝與冷卻技術為 HBM 效能突破的關鍵，亦構成陸廠無法跨越的競爭壁壘

採用邏輯製程的 Custom Base Die 能顯著縮減 D2D PHY 實體面積，進而釋放 XPU 計算面積並於 Base Die 整合 SRAM 與 RAS 監測單元。底層晶片邏輯化大幅改善晶粒間連線效率與運算單元佈局空間

SK 海力士 MR-MUF 與三星 HPB 均展示專屬散熱模組以因應高速傳輸熱密度，對比美光僅靠電路改善顯得較不具優勢；此外 $INTC EMIB 封裝亦已被部分客戶用於整合海力士 HBM。散熱架構與微凸塊至無凸塊混合鍵合演進成為先進封裝競爭的核心重點

先進封裝全年成長展望連續三次上修至 70%+，面板級封裝卡位未來大面積 AI 晶片需求。先進封裝與 2nm/3nm 資本支出成功抵銷成熟製程下滑缺口

系統級晶片整合驅動封裝技術演進，帶動先進封裝設備需求顯著上修。HBM 層數提升與面板級封裝趨勢使設備價值量持續提高，先進封裝成為半導體設備成長最明確的核心主線

CPO 共封裝光學發展出現產業鏈分歧，$NVDA 與 $AVGO 指出 CPO 已經量產，但封測端 $3711.TW 表明生態系尚未成熟。CPO 進入先進封裝商業化的時程在晶片廠與封測廠之間仍存在認知分歧

半導體巨頭加速先進封裝產能建置以應對 AI 晶片需求，英特爾愛爾蘭晶圓製造基地升級即佔今年 Capex 四分之一以上。先進封裝為半導體資本支出核心，產能擴充確保長期競爭力